为了适应大量的嵌入式产品的网络接入需求，目前市场上的干流嵌入式操作体系都包含了 TCP/IP 网络协议栈。这些商品化的TCP/IP协议栈运转可靠、功用也非常好，可是价格较高，降低了市场竞争力。因而，开发自主知识产权的TCP/IP协议栈的要求变的日益迫切而有意义。本文的研讨目标是建立一个DSP体系的网络通讯平台，完成DSP体系与网络中其他通讯设备的高速数据传输。

体系总体规划

本文研讨的以太网通讯体系大致分为图1所示的5个层次，由下向上别离为：硬件层、设备驱动层、操作体系、网络模块和用户代码。

图1 体系的层次结构

本体系的创新之处是以DSP体系和以太网操控芯片Ax88796的接口电路为体系的物理根底。快速以太网驱动程序处于硬件笼统层，为操作体系供给了拜访快速以太网操控芯片 Ax88796 或改变其作业行为的体系调用。μC/OS-Ⅱ操作体系处于体系内核，为用户代码一致管理体系软硬件资源供给用户所需的底层服务。TCP/IP 协议栈软件为 μC/OS-Ⅱ操作体系扩展了网络通讯才能。用户代码处理特定的使用程序细节。

体系硬件规划

体系硬件包含TMS320F2812 DSP与IS61LV51216存储器芯片的接口电路以及TMS320F2812与快速以太网操控芯片Ax88796的接口电路，电路硬件原理框图如图2所示。

图2 硬件原理图

TMS320F2812是TI新推出的高端C2000系列DSP，它在具有强壮运算才能的同时，统筹了操控范畴的需求，特别合适操控目标杂乱又需要较高实时运算才能的范畴。它具有150MIPS的指令执行速度；单周期完成 32×32 位的乘法器；快速中止呼应；单指令周期的读写操作；100～120MIPS的Flash拜访技术；150MIPS的外部RAM拜访速度。根据以上特色，本体系选择TMS320F2812作为体系的主控芯片。

面对表面贴技术形成的测验上的不便利，JTAG接口供给了简单灵活的调试手法，用户能够经过 JTAG接口，将在 PC交叉编译生成的成果下载到DSP中，或者经过JTAG接口即时查看DSP内部寄存器和RAM的值，对程序的行为进行调试。体系的软件代码在调试阶段寄存在扩展的RAM中，脱机运转后，用于存储传输的图画数据，故扩展了512KB。以太网操控芯片Ax88796经过ISA接口与DSP相连，经过网络隔离器16ST8515后，接入以太网络中。

1 Ax88796与TMS320F2812的接口规划

TMS320F2812经过XINTF接口拜访外部设备，CMOS图像传感器集成电路芯片每次拜访都分为三个阶段：前导（Lead）、有用（Active）和跟从（Trail）， 芯片交易网IC交易网每个阶段的等候周期数都可由软件设定， ATMEGA系列ATMEL芯片COM等候的时钟周期数由该存储区间对应的XTIMING寄存器设置， 电子元器件PDF资料大全并且每个存储区间的读写进程能够独自操控。

TMS320F2812经过对采样XREADY信号输入引脚来判别外部设备是否完成数据读/写。当外部低速设备的读/写进程未执行完成时， EEPROM带电可擦可编程存储器芯片大全输出信号 READY为未安排妥当状况，此刻TMS320F2812持续坚持数据有用（写拜访）或坚持等候数据（读拜访）状况，即ACTIVE状况。一旦 TMS320F2812对该信号的采样成果是安排妥当状况，则结束本次数据读写进程。

在TMS320F2812对Ax88796进行读操作时，设置Lead和Trail阶段为0个时钟周期，Active 阶段为5个时钟周期；在TMS320F2812对Ax88796进行写操作时，设置Lead阶段为0个时钟周期，Active阶段为1个时钟周期， Trail阶段为1个时钟周期。

2 Ax88796的ISA接口规划

Ax88796有两个输入引脚，CPU［1:0］设置不同的作业形式，用于和不同的CPU总线相连。在与TMS320F2812衔接时，将CPU［1:0］都拉低，设置为ISA总线接口。

Ax88796的地址总线SA与数据总线SD别离与TMS320F2812的地址/数据总线相连，TMS320F2812经过I/O读写 Ax88796的寄存器来操控其状况，经过长途DMAFIFO与Ax88796的内部SRAM进行数据交换。Ax88796的基地址默认值为200H，芯片交易网IC交易网所以基地址规模为200H～21FH。Ax88796的ISA接口有10根地址线——SA［9:0］。

Ax88796的BHE引脚决定了是否使能高8位数据线，假如 BHE 信号为高，则高8位数据线内部强行下拉，此刻Ax88796作业在8位传输形式下。表1和表2是 Ax88796 在 ISA 形式时的拜访信号组合。

能够看出，对奇偶字节地址的拜访方法是不同的，但关于TMS320F2812而言，地址空间是按16位字寻址，所以一切的地址都是偶字节地址，这样对地址线A0就无须再作专门处理，连线简练。在本课题中，直接将BHE接地，一直运用16位传输形式。

3 体系RAM扩展

TMS320F2812内部已经集成了18KB的RAM，关于一般的使用来说，已经无须再扩展外部RAM。片内RAM能以150MIPS的速度进行拜访。在对运算速度要求很高的处理程序中，通常将常常拜访的程序段放到内部RAM中运转，这样能大大提高运转速度，因而片内RAM显得分外名贵。并且本体系是一个网络通讯体系，将来会用于进行大量图画的网络传输，因而也要求外括RAM用于寄存图画文件。

TMS320F2812选用32位的寻址方法，数据空间和程序空间一致编址。TMS320F2812有1056K×16 bit的外部存储器接口才能，分为5个地址区间：区间0、区间1、区间2、区间6和区间7，其中区间6、7共用一个片选引脚 CS6AND7。在 MP形式下，TMS320F2812 在复位之后，跳转到区间7寻找矢量表，可是在MC形式下，将不存在区间 7，由片内的ROM取而代之，所以在扩展体系RAM时，运用RAM区间6。

体系软件规划

本体系的软件部分包含3个方面：快速以太网驱动程序、μc/OS-II操作体系和TCP/IP协议栈软件。快速以太网驱动程序屏蔽了对底层网络设备的处理细节，同时向上层操作体系供给硬件无关的接口调用。在以太网通讯之前，首先要完成坐落硬件笼统层的快速以太网驱动程序，上层软件与以太网操控器的交互都要经过驱动程序进行。网络通讯体系通常要与多个目标完成信息同享，因而本文为TMS320F2812DSP移植了嵌入式多任务操作体系μC/OS- II，增强体系的事务处理才能。TCP/IP是完成异构网络互联的网络体系结构和协议标准，屏蔽各种物理网络技术。本文结合嵌入式体系的特定要求进行简化之后，完成了地址解析协议ARP、网际协议IP、网际操控报文协议ICMP、用户数据报协议UDP和TCP传输操控协议等几个Internet接入的必需协议。

体系测验及成果

用ANSIC语言和汇编语言在TMS320F2812上编写的网络通讯软件全部调试经过，体系软件占用程序空间40.7KB，数据空间38.7KB。表3和表4别离是首要区块内存分配和协议代码占用情况。

结束语

综合性的测验表明本体系彻底满足了网络通讯体系所具有的各项功用，它将DSP的强壮运算处理才能和Internet联系起来，使得DSP体系不再是“信息孤岛”，能够便利的与网络上的其他设备进行信息同享，进一步扩展了DSP的使用远景。

• dsp
• 实现
• 采用
• TMS320F2812
• Ax88796